

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04357861 A

(43) Date of publication of application: 10.12.92

(51) Int. CI

H01L 27/04 H01L 27/108

(21) Application number: 03132519

(71) Applicant:

FUJITSU LTD

(22) Date of filing: 04.06.91

(72) Inventor:

MATSUKAWA YOSHIHIRO

KAJITA TATSUYA


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE


(57) Abstract:


PURPOSE: To provide a method for preventing separation of a storage electrode without reducing a storage capacitance in the case of forming a fin state of the storage electrode in a method for forming a fin-structure capacitor of a DRAM and to improve the manufacturing yield and reliability of the DRAM.

CONSTITUTION: A first insulating film 3 to be etched by predetermined isotropic etching means, a second insulating film 4 not to be etched and a third insulating film 5 to be etched are sequentially formed on a semiconductor substrate 1, and contact windows 7 passing through the third, second and first insulating films are formed by anisotropic etching means. Thereafter, a step of allowing the end of the film 4 to protrude from the sidewall of the window 7, a step of forming a storage electrode pattern extended on the film 5 from the inner surface of the window 7, and a step of forming the electrode in a fin state 8 by removing the third film under the extended part by the isotropic etching means, are included.

COPYRIGHT: (C)1992,JPO&Japio







(19) [[本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-357861

(43)公開日 平成4年(1992)12月10日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H01L 27/01 27/108

C 8127-1M

8728-4M

H01L 27/10

325 C

審査請求 未請求 請求項の数2(全 5 頁)

(21)出顧番号

特顯平3-132519

(71)出頗人 000005223

富士通株式会社

(22)出顧日

平成3年(1991)6月4日

神奈川県川崎市中原区上小田中1015番地

(72)発明者 松川 佳祥

神奈川県川崎市中原区上小田中1015番地

富上通株式会社内

(72)発明者 鍛冶田 達也

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 弁理士 井桁 貞一


(54) 【発明の名称】 半導体装置の製造方法


(57)【要約】

【目的】 半導体装置の製造方法、特にDRAMのフィ ン構造キャパシタの形成方法に関し、蓄積電極のフィン 状加工に際し、蓄積容量の低下をもたらさずに蓄積電板 の剥落を防止する方法を提供し、DRAMの製造歩留り や信頼性を向上させることを目的とする。

【構成】 半導体基板1上に、所定の等方性エッチング 手段でエッチングされる第1の絶縁膜3、エッチングさ れない第2の絶縁膜4、エッチングされる第3の絶縁膜 5を順次形成し、異方性エッチング手段で第3、第2、 第1の絶縁膜を貫通するコンタクト窓7を形成した後、 前記等方性エッチング手段でコンタクト窓?の側壁面に 第2の絶縁膜4の端部を突出させる工程、このコンタク ト窓7の内面から第3の絶縁膜5上に延在する蓄積電極 パターンを形成する工程、該延在部下の該第3の絶縁膜 を等方性エッチング手段で除去し該蓄積電極をフィン状 8 に形成する工程を含み構成する。

本発明の原理説明用工程断面斜視図





(b)

1

【特許請求の範囲】

【閉求項1】 半導体基板上に、所定の等方性エッチング手段によりエッチングされる第1の絶縁膜とエッチングされる第3の絶縁膜を、順次積層形成する工程、異方性のドライエッチング手段により眩第3、第2、第1の絶縁膜を貫延し眩半導体基板面を表出するコンタクト窓を形成する工程、該所定の等方性エッチング手段により全面エッチングを行って該コンタクト窓側壁面に該第2の絶縁膜の端部を突出せしめる工程、該第2の絶縁膜の突出部を有するコ 10ンタクト窓の内面及び該第3の絶縁膜上に一体の導電膜を形成する工程、該導電膜をパターニングして該コンタクト窓の内面から該第3の絶縁膜上に延在する蓄積電極を形成する工程、該蓄積電極の延在部下の該第3の絶縁膜を除去して該蓄積電極をアイン状に形成する工程を有することを特徴とする半導体装置の製造方法。

【請求項2】 前記所定の等方性エッチング手段が弗酸系の液によるウェットエッチング方法よりなり、且つ前記第1、第3の絶縁膜が酸化シリコンよりなり、前記第2の絶縁膜が窒化シリコンよりなることを特徴とする請20求項1記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、 特にDRAMのフィン構造キャパシタの形成方法に関する。

【0002】近年、DRAMは微細化及び大規模化に伴い、メモリセルが比例縮小されてキャパシタの蓄積容量が減少し、ソフトエラーに弱くなるという問題が顕著になってきている。

【0003】そこで蓄積容量を増やすために、キャパシタの構造をフィン構造にすることが提案されていが、このフィン構造キャパシタを有するDRAMの製造工程においては、フィン電極の剥がれたよる歩留りや信頼性低下の問題が生じており、改善が望まれている。

[0004]

【従来の技術】図4は従来のDRAMのフィン構造キャパシタの模式側断面図である。図において、51は一導電型半導体基板、52は反対導電型拡散領域、53は酸化シリコン(SiaNe)、57はコンタクト窓、58はフィン状蓄積電極、59は誘電体膜、60は対向電極を示す。

【0006】このような従来のフィン構造キャパシタは 通常、図5(a)~(c)の工程断面図及び図4を参照して 次に説明する方法により形成されていた。

図5(a) 参照

即ち、図示しないワード線や、キャパシタが接続される 反対導電型拡散領域52が形成された一導電型半導体基板 51上に形成された層間絶縁膜となる第1の酸化シリコン (SiG)膜53上に、弗酸系のエッチング液によってエッチ 50

ングされない窒化シリコン (Sia Na) 膜54とエッチングされる第2のSiOs 膜55を順次積層形成し、次いで、図示しないレジストマスクを介し、異方性のドライエッチング 手段であるリアクティブイオンエッチング(RIB) 処理により上配第2のSiOs 膜55、Sia Na 膜54、第1のSiOs 膜53を貫通し拡散領域52を表出するストレートのコンタクト窓57を形成し、次いでこのコンタクト窓57の内面及び第2のSiOs 膜55上に一体の第1のポリSi膜を気相成長手段により形成し、通常のRIB 処理によりこのポリSi膜をバターニングして、この第1のポリSi膜からなる蓄積電極158を形成する。

【0006】図5(b) 参照

次いで、弗酸系のエッチング液によりSinM 膜54をストッパとして全面エッチングを行い、第2のS10-膜55を完全に除去し、前配蓄積電板158をフィン状蓄積電板58とする。

【0007】図4参照

そしてその後、上記フィン状蓄積電極58の表出面にSiO。 膜、Sia-Na 膜等からなる誘電体膜59を形成し、次いで上 記蓄積電極58のフィン状部の下部及び蓄積電極58の上部 を含む上記基板上に気相成長手段によりポリSiからなる 対向電極60を形成する方法である。

[0008]

【発明が解決しようとする課題】しかし上記従来の方法を用いて形成されるフィン構造キャパシタにおいては、図5(b)に示したウェットエッチングによるフィン状蓄積電極58下部の第2のSi0k膜55の除去工程において、蓄積電極58の拡散領域52面へのコンタクト不良や、蓄積電極58の拡散領域52面へのコンタクト不良や、蓄積電極58が散版53等の界面への薬品のしみ込み等によってフィン状の蓄積電極58が剥落飛散し、この飛散した蓄積電極58が他の正常なセル部に付着してセル間ショート等によるDRAMの歩留り低下を生じたり、上記剥落飛散した蓄積電極57がエッチング液に導電性粒子汚染を生ぜしめ、このエッチング液で処理される他の半導体ウエーハや他の製造ロットにも歩留りや信頼性の低下をもたらすという問題があった。

【0009】そのため従来、図6の従来方法の改良例の工程断面図に示すように、第2のSiOz膜55をエッチング除去して蓄積電極158をフィン状蓄積電極58とする際に、蓄積電極58のフィン状部下の第2のSiOz膜55のサイドエッチング量を加減して、フィン状部下の基部に第2のSiOz膜55によるSiOz膜パターン55Pを残留させ、このSiOz膜パターン55Pにより付着強度を高めてフィン蓄積電極58の剥落を防止する方法も試みられたが、この方法によると、蓄積容量が大幅に低下し、DRAMの信頼度が低下するという問題があった。

【0010】そこで本発明は、蓄積電極のフィン状加工 に際し、蓄積容量の低下をもたらさずに蓄積電極の剥落 を防止する方法を提供し、DRAMの製造歩留りや信頼 性を向上させることを目的とする。/

30

[0011]

【課題を解決するための手段】上記課題は、半導体基板 上に、所定の等方性エッチング手段によりエッチングさ れる第1の絶縁膜とエッチングされない第2の絶縁膜及 びエッチングされる第3の絶縁膜を、順次積層形成する 工程、異方性のドライエッチング手段により該第3、第 2、第1の絶縁膜を貫通し該半導体基板面を表出するコ ンタクト窓を形成する工程、該所定の等方性エッチング 手段により全面エッチングを行って該コンタクト窓側壁 面に該第2の絶縁膜の端部を突出せしめる工程、該第2 の絶縁膜の突出部を有するコンタクト窓の内面及び該第 3の絶縁膜上に一体の導電膜を形成する工程、該導電膜 をパターニングして該コンタクト窓の内面から該第3の 絶縁膜上に延在する蓄積電極を形成する工程、該蓄積電 極の延在部ドの該第3の絶縁膜を除去して該蓄積電極を フィン状に形成する工程を有する本発明による半導体装 置の製造方法によって解決される。

[0012]

【作用】図1は本発明の原理説明用の工程断面斜視図で ある。即ち本発明の方法においては、所定の等方性エッ チング手段、例えば弗酸系の液によるウェットエッチン グに、溶解性を有する第1のSiOs膜3と、溶解性を持た ないSiaNa 膜4と、溶解性を持つ第2のSiOa膜5とが順 次積層された3層構造の下層絶縁膜を半導体基板1上に 形成し、通常の異方性ドライエッチング手段で、図1 (a) に示すように、上記下層絶線膜を貫通し半導体基板 1面を表出するストレートのコンタクト窓7を形成した 後、所定の等方性エッチング手段即ち弗酸系の液による 全面ウェットエッチングを行い、第1のSiOs膜3と第2 のSIO 膜 5 とを所定の深さにエッチングする。これによ 30 りコンタクト窓7の側壁面に表出している第1、第2の SiO₂膜3、5の端面も所定の深さにエッチングされ、図 1(b) に示すように、コンタクト窓7の側壁面に上記エ ッチング液に溶解性を持たないSiaM 膜4の端部が所定 の高さで突出する。本発明の方法においては上記のよう にコンタクト窓7の側壁面にSiaNt膜4の機部を突出さ せた後 (4Pは突出部)、図1(c) に示すように、このコ ンタクト窓7の内面から第2のSiOz膜5上に導出される 蓄積電極108 を形成するので、この蓄積電極108 は前記 SiaNa 膜4の突出端部4Pを介して下層絶縁膜に咬止され 40 た構造になり、図示しない後工程において蓄積電極108 の第2のSiO. 膜5上への延在部下の第2のSiO. 膜5をウ エットエッチング手段で選択的に除去して蓄積電極108 をフィン状に形成する際に、苔積電極108 の基板1に対 するコンタクト不良があったり、蓄積電極108 とSisNa 膜4、第1のSiO 膜3等との界面への薬品のしみ込みが あったりしてフィン状に形成された蓄積電極の密着性が 低下した場合でも、フィン状蓄積電極がエッチング液中 へ剥落離散することがなくなり、導電性粒子による基板 面の汚染が防止されて、DRAMの製造歩留りは向上す 50

る。また前記従来の改良例のように蓄積電極のフィン状 部の下部に密着性強化用の絶縁膜パターンを設ける必要 がないので、蓄積容量の低下がなくセルの信頼性が確保 される。

[0013]

【実施例】以下本発明の方法を、一実施例について、図2及び図3に示す工程断面図を参照して具体的に説明する。なお全図を通じ同一対象物は同一符合で示す。

【0014】図2(a) 参照

本発明の方法によりDRAMの具備するフィン構造キャパシタを形成するに際しては、通常の方法により図示しないワード線の形成を終わり、この図示しないワード線と図示しないフィールド酸化膜をマスクにして蓄積ノードとなる例えばれ、型領域12が形成されたp型SI基板11上に、先ずCVD 法により、厚さ1000~2000人程度の第1、のSIO、膜13、厚さ500人程度のSi,N、膜14及び厚さ500~1000人程度の第2のSiO、膜15を順次積層形成する。ここで、第1のSiO、膜13及び第2のSiO。膜14は所定の等方性エッチング手段である弗酸(NT)系の液によるウェットファチングにおいてエッチング性を有する膜であり、Si、膜14はエッチング性を持たない膜である。

【0015】図2(b) 参照

次いでこの基板上に、前配n・型領域12の上部に関口を有するレジスト膜16を形成し、このレジスト膜16をマスクにし、異方性のエッチング手段である何えば4 鬼化炭素(CF4)と3 弗化メタン(CEF5)との混合ガスによるリアクティブイオンエッチング処理により、前記第2のSiO2 膜15及びSis Na 膜14、第1のSiOa 膜13を買いてn・型領域12を表出するストレートのコンタクト窓17を形成する。

【0016】図2(c) 参照

次いで上記レジスト膜16を除去した後、所定の等力性エッチング手段であるIFF系の液による全面ウェットエッチングを行い、第2のSiO,膜15及び第1のSiO,膜13の表出面を300~500 A程度の深さにエッチングする。

【0017】ここで、コンタクト窓17の側壁面に表出する第2のSiO 膜15及び第1のSiO 膜13の端部も 300~50 O A程度の深さにエッチングされ、上記エッチング手段に非エッチング性を有するSioN 膜14の端部が 300~50 O A程度の長さで突出する。なお、14P はSioN 膜14の突出部を示す。

【0018】 図2(d) 参照

次いでCVD 法により、上記コンタクト窓17の内面を含む。 基板上即ち第2のS10。膜15上に、岩積電極の材料である 厚さ2000~3000人程度の第1のポリS1層を形成し、通常 の不純物導入手段により不純物を導入してこのポリS1層 に導電性を付与した後、通常のフォトリソグラフィによっ りパターニングを行い、前記コンタクト窓17内から第2。 のS10。膜15上に導出延在するポリS1著積電極118を形成 する。 [0019] 図3(a) 参照

次いで、従来同様、例えば町系の液による全面ウェット エッチングを行い、ポリSi蓄積電極118 の第2のSiOs膜 15上への延在部の下部を含む第2のSiOs膜15を完全に除 去してフィン状のポリSi蓄積電極18を形成する。

【0020】なおこの際、フィン状ポリSi蓄積電極18はコンタクト窓17の側壁部において、図示のようにSin Na 膜突出部14Pにより咬止されているので、蓄積電極18の基板面即ちn、型傾域12面へのコンタクト不良や、蓄積電極18とSin Na 膜4、第1のSio 膜3等との界面への築 10 品のしみ込み等があってその密着性が低下した場合にも、このフィン状蓄積電極18がエッチング液中へ剥落離散することはない。

【0021】図3(b)参照

次いで、従来通り、CVD 法による厚さ60~70 A程度のSi ,N. 膜の形成及びこのSi,N. 膜表面部の熱酸化工程を経て、フィン状蓄積電極18の表出面を含む基板の表出面即ちSi,N. 膜4上に [Si,N. 膜+Si0,膜] 構成の誘電体膜19を形成し、次いで従来通り、前記フィン状蓄積電極18のフィン状部の下部を含む上記基板上にCVD 法により厚 20 さ3000 A程度の第2のポリSI層を形成し、この第2のポリSI層に通常の方法により不純物を導入して導電性を付与することによりポリSi対向電極20を形成し、フィン状蓄積電極18を有するフィン構造キャバシタが完成する。

【0022】なお、本発明の方法において所定の等方性 エッチング手段はウェットエッチング法に限られるもの ではなく、等方性のドライエッチング方法であってもよ い。また、第1、第2、第3の絶縁膜はエッチャントの 種類によって異なり、上記SiOs膜、SisNa、膜SiOs膜に 限られるものではない。

【0023】更にまた、蓄積電極、対向電極の材料も、 上記ポリSiには限られない。上記実施例に示したように 本発明によれば、蓄積電極をフィン状に加工するエッチ ング工程において、フィン状蓄積電極がコンタクト窓の 倒壁に形成された絶縁膜の突川部によって咬止されてい るので、基板面から剥落することがない。従ってエッチ ング工程で剥落飛散したフィン状蓄積電極の付着による セル間ショート等の障害は防止されフィン構造キャパシ タを有するDRAM等の製造歩留りが向上する。また、 上配のようにコンタクト窓倒壁の突起によりフィン状蓄 積電極が基板面にしっかり咬止されるので、蓄積電極の フィン状部の下部に密着度強化用の絶縁膜パターンを設 ける必要がなく、蓄積容量も充分に確保できる。

6

【0024】なお、本発明は多層フィン構造にも適用される。

[0025]

【発明の効果】以上説明のように本発明によれば、蓄積 容量の低下をもたらさずに、フィン状構造形成に際して の蓄積電極の剥落が防止されるので、フィン構造キャパ シタを有するDRAMの製造歩留り及び信頼性の向上が 図れる。

【図面の簡単な説明】

- 【図1】 本発明の原理説明用工程断面斜視図、
- 【図2】 本発明の方法の一実施例の工程断面図(その1)
- 【図3】 本発明の方法の一実施例の工程断面図(その2)
- 【図4】 従来のフィン構造キャパシタの模式側断面図
 - 【図5】 従来のフィンキャパシタ形成方法の工程断面


【図6】 従来の改良方法の工程断面図

【符号の説明】

- 1 半導体基板
- 3、13 第1のSiOz膜
- 4、14 SiaNa 膜
- 4P Si.M 膜突起部
- 5、15 第2の5102膜
- 30 7、17 コンタクト窓
 - 11 p型Si基板
 - 12 n 型領域
 - 16 レジスト膜
 - 18 フィン状ポリSi蓄積電極
 - 19 採飯体障
 - 20 ポリSi対向電極
 - 108 蓄積電極
 - 118 ポリSI蓄積電極


[図4]

従来のフィン構造キャパシタの模式側断面図



[図6]


従来の改良方法の工程前面図




[図1]


本祭明の展理説明用工程断面斜視図


7 コンタクトを 5 第2のSiDib 4 SiaNsiB 3 第1のSiDz膜 1 半導体基板






本党明の方法の一実施例の工程断面図(その2)








[图2].

本発明の方法の一実施例の工程前面図(その1)









[数5]

従来のフィンキャパシダ杉成方法の工程断面図

